机译:新型10-T编写驱动驱动器SRAM设计,采用45 NM CMOS技术,具有FPGA路由交换机架构的漏电流减小方案
机译:基于FinFET的SRAM单元的漏电流和降低功率的技术分析
机译:采用45 nm技术的7T SRAM单元的漏电流降低技术
机译:SRAM设计漏电流减少技术的优化方案
机译:具有基于POD的降阶和设计空间演化方案的混合优化框架。
机译:功耗优化的变化感知双阈值SRAM单元设计技术
机译:逐行动态源线电压控制(RRDsV)方案,用于减少亚1VVDD sRam的两个数量级漏电流